
BIT1612 10-Bit Digital Video Decoder with OSD and T-CON
19
6.11 Special Timing Adjustment
BIT1612 可針對不同的 Panel Timing 做微調設定,在 Timing 調整上特別提供兩種模式設定,以符合各類 panel
的需求。
6.11.1 Synchronization Timing
在這個模式下的 VSYNC 輸出將會與輸入訊號 VSYNC 同步。
Input VSYNC
Output VSYNC
Figure 6-6 Synchronization Timing
6.11.2 Two-Fields Synchronization Timing
在這個模式下的 VSYNC 輸出,將同時受控於所設定欲同步之 EVEN 或 ODD Field VSYNC 和
R_OS_YT (0x01B[3:2], 0x01A[7:0])。
Figure 6-7 Two-Fields Synchronization Timing
其相關 Registers 設定及其意義請參考下表。
Table 6-14 Special Timing Adjust Register
Mnemonic Address R/W Bits Description Default
Minimum Output Lines Protection
0: Disable
R_PROTECT_MODE 0x01B[4] RW 1
1: Enable
0
Two-Field Synchronization Mode Selection
0: EVEN Field Synchronize
R_SYNCO_MODE 0x01B[5] RW 1
1: ODD Field Synchronize
0
Sync. With Input VSYNC Enable
0: Two-Field Synchronization Mode
R_SYNCO_EN 0x01B[6] RW 1
1: Synchronization Mode
1
Kommentare zu diesen Handbüchern